第 09 章統測專一常見陷阱
MOSFET 數位電路先畫 PDN 再取互補：Noise Margin + CMOS 邏輯
最後更新：2026-02-14 ｜ 閱讀時間：約 8 分鐘
數位題最常失分的不是公式，而是「PUN/PDN 串並聯畫反」或「NMH/NML 算錯方向」。這章你只要固定一個流程，就很難錯。
學長口訣：先畫 PDN（nMOS，下拉網路）→ 再取互補得到 PUN（pMOS，上拉網路）。要算雜訊邊限就記 NM_L = VIL−VOL、NM_H = VOH−VIH。
🎯 本章拿分重點（高頻考點）
- 邏輯電位準：VOH、VOL、VIH、VIL 與 NMH/NML 的定義
- 負載反相器：VOH 能不能拉滿、擺幅 Swing 的概念
- CMOS 反相器：互補導通、理想靜態功耗≈0（觀念題常考）
- PUN/PDN 建構：串並聯對應 AND/OR，互補推導不要亂猜
- 半加器/半減器：XOR 展開式、Carry/借位條件（很常考）
🧠 觀念釐清（最常失分的點）
- NM 要分兩個：NMH/NML 不是同一個值，方向算錯就會整題錯。
- CMOS 靜態功耗低 ≠ 切換不耗電：動態充放電才是主要耗能。
- pMOS 低電位導通：畫 PUN/PDN 用互補思考，別用直覺亂串。
- 反相器閾值不一定在 VDD/2：尺寸比/負載不同就會偏移（題目若給條件要跟著做）。
✅ 考場 4 步驟（解題 checklist）
- 先把邏輯式整理乾淨（必要時用德摩根）
- 先畫 PDN（nMOS）→ 再取互補畫 PUN（pMOS），檢查互補與避免直通
- 判斷 VOH/VOL 能不能到位（看負載與導通路徑）
- 要算 NM 就先找 VIL/VIH，再算 NMH/NML（方向別弄反）
本章必背公式速查
雜訊邊限（Noise Margin）
NM_L = V_IL - V_OL NM_H = V_OH - V_IH
判讀：NM 越大越抗雜訊 常搭配轉移特性曲線。
邏輯擺幅（Logic Swing）
Swing = V_OH - V_OL
擺幅越大，容錯通常越好。
反相器：增強型負載
V_OH = V_DD - V_t
特性：輸出擺幅較小（高電位拉不滿）。
反相器：空乏型負載
V_OH = V_DD
特性：擺幅提升。
CMOS 互補式結構（觀念）
PUN：PMOS 上拉網路（輸出 1） PDN：NMOS 下拉網路（輸出 0）
優點：無靜態功耗、非比例型邏輯、擺幅最大。
半加器 / 半減器
Half Adder：S = A⊕B = A·B̄ + Ā·B C = A·B Half Subtractor：D = X⊕Y = X·Ȳ + X̄·Y B = X̄·Y
常考：XOR 展開式 借位 B 與進位 C 的條件。
FAQ：常見問題
這章公式要全部背嗎？還是只背重點就好？
建議先背「高頻考點」裡列出的核心公式，用刷題加深記憶。考古題出現頻率低的公式可以考前再快速瀏覽。
觀念理解了但計算常粗心，怎麼改善？
最常見的粗心來源：單位換算（mA/kΩ）、正負號方向、公式套錯情境。建議每題寫完回頭檢查這三點，連續練 15-20 題就會明顯進步。